Samsung wird 2024 die fortschrittliche 3D -Chip -Verpackungstechnologie Saint auf den Markt bringen
Nov 15,2023
Da sich der Herstellungsprozess des Halbleiterkomponenten der physischen Grenze nähert, sind fortschrittliche Verpackungstechnologien, mit denen mehrere Komponenten zu einer einzelnen elektronischen Komponente kombiniert und verpackt werden können, wodurch die Leistung der Halbleiterverbesserung zu entscheidender Bedeutung ist, und ist der Schlüssel zum Wettbewerb.Samsung bereitet eine eigene fortschrittliche Verpackungslösung vor, um mit der Cowos -Verpackungstechnologie von TSMC zu konkurrieren.
Es wird berichtet, dass Samsung im Jahr 2024 plant, Advanced 3D Chip Packaging Technology Saint (Samsung Advanced Interconnection Technology) zu starten, mit der der Speicher und der Prozessor von Hochleistungschips wie AI-Chips in einem Paket kleinerer Größe integriert werden können.Samsung Saint wird verwendet, um verschiedene Lösungen zu entwickeln und drei Arten von Verpackungstechnologien anzubieten, darunter:
Saint S - Wird zum vertikalen Stapeln von SRAM -Speicherchips und CPUs verwendet
Saint D - Wird zur vertikalen Verkapselung von Kern -IPs wie CPU, GPU und DRAM verwendet
Saint L - Wird zum Stapeln von Anwendungsprozessoren (APS) verwendet
Samsung hat Validierungstests bestanden, plant jedoch, seinen Service-Umfang im nächsten Jahr nach weiteren Tests mit Kunden zu erweitern, um die Leistung von AI-Chips und integrierten AI-Funktionen für mobile Anwendungsverarbeiter zu verbessern.
Wenn alles nach Plan verläuft, hat Samsung Saint das Potenzial, einen Marktanteil von Wettbewerbern zu gewinnen, aber es bleibt abzuwarten, ob Unternehmen wie NVIDIA und AMD mit der Technologie zufrieden sein werden, die sie bereitstellen.
Berichten zufolge wetteifert Samsung um eine große Anzahl von HBM -Speicheraufträgen, die weiterhin die Next Generation von Nvidia Blackwell AI GPUs unterstützen werden.Samsung hat kürzlich den Speicher "HBM3E" Shinebrolt "HBM3E" gestartet und Bestellungen für den Instact-Beschleuniger der nächsten Generation von AMD gewonnen. Im Vergleich zu NVIDIA, die etwa 90% des Marktes für künstliche Intelligenz kontrolliert, ist dieser Bestellanteil viel niedriger.Es wird erwartet, dass die HBM3 -Bestellungen der beiden Unternehmen vor 2025 gebucht und ausverkauft werden, und die Marktnachfrage nach AI -GPUs bleibt stark.
Wenn sich das Unternehmen vom Einzelchip-Design zu Chiplet-basierter Architektur wechselt, ist die erweiterte Verpackung die Richtung vorwärts.
TSMC erweitert seine Cowos -Einrichtungen und investiert stark in das Testen und Aufrüsten seiner eigenen 3D -Stapel -Technologie -SOIC, um die Bedürfnisse von Kunden wie Apple und NVIDIA gerecht zu werden.TSMC kündigte im Juli dieses Jahres an, dass es 90 Milliarden neue Taiwan -Dollar (ca. 2,9 Milliarden US -Dollar) in den Bau eines fortschrittlichen Verpackungswerks investieren werde.Intel hat die neue Generation von 3D -Chipverpackungstechnologie, Fooveros, mit der Herstellung fortschrittlicher Chips begonnen.
UMC, die weltweit drittgrößte Wafer-Foundry, hat das 3D-IC-Projekt Wafer to Wafer (W2W) gestartet, wobei die Siliziumstapeltechnologie verwendet wird, um hochmoderne Lösungen für die effiziente Integration von Speicher und Prozessoren bereitzustellen.
UMC erklärte, dass das W2W 3D IC -Projekt ehrgeizig ist und mit fortschrittlichen Verpackungsfabriken und Serviceunternehmen wie ASE, Winbond, Faraday und Cadence -Design -Systemen zusammenarbeitet, um die 3D -Chip -Integrationstechnologie vollständig zu nutzen, um die spezifischen Anforderungen von Edge AI -Anwendungen zu erfüllen.
Es wird berichtet, dass Samsung im Jahr 2024 plant, Advanced 3D Chip Packaging Technology Saint (Samsung Advanced Interconnection Technology) zu starten, mit der der Speicher und der Prozessor von Hochleistungschips wie AI-Chips in einem Paket kleinerer Größe integriert werden können.Samsung Saint wird verwendet, um verschiedene Lösungen zu entwickeln und drei Arten von Verpackungstechnologien anzubieten, darunter:
Saint S - Wird zum vertikalen Stapeln von SRAM -Speicherchips und CPUs verwendet
Saint D - Wird zur vertikalen Verkapselung von Kern -IPs wie CPU, GPU und DRAM verwendet
Saint L - Wird zum Stapeln von Anwendungsprozessoren (APS) verwendet
Samsung hat Validierungstests bestanden, plant jedoch, seinen Service-Umfang im nächsten Jahr nach weiteren Tests mit Kunden zu erweitern, um die Leistung von AI-Chips und integrierten AI-Funktionen für mobile Anwendungsverarbeiter zu verbessern.
Wenn alles nach Plan verläuft, hat Samsung Saint das Potenzial, einen Marktanteil von Wettbewerbern zu gewinnen, aber es bleibt abzuwarten, ob Unternehmen wie NVIDIA und AMD mit der Technologie zufrieden sein werden, die sie bereitstellen.
Berichten zufolge wetteifert Samsung um eine große Anzahl von HBM -Speicheraufträgen, die weiterhin die Next Generation von Nvidia Blackwell AI GPUs unterstützen werden.Samsung hat kürzlich den Speicher "HBM3E" Shinebrolt "HBM3E" gestartet und Bestellungen für den Instact-Beschleuniger der nächsten Generation von AMD gewonnen. Im Vergleich zu NVIDIA, die etwa 90% des Marktes für künstliche Intelligenz kontrolliert, ist dieser Bestellanteil viel niedriger.Es wird erwartet, dass die HBM3 -Bestellungen der beiden Unternehmen vor 2025 gebucht und ausverkauft werden, und die Marktnachfrage nach AI -GPUs bleibt stark.
Wenn sich das Unternehmen vom Einzelchip-Design zu Chiplet-basierter Architektur wechselt, ist die erweiterte Verpackung die Richtung vorwärts.
TSMC erweitert seine Cowos -Einrichtungen und investiert stark in das Testen und Aufrüsten seiner eigenen 3D -Stapel -Technologie -SOIC, um die Bedürfnisse von Kunden wie Apple und NVIDIA gerecht zu werden.TSMC kündigte im Juli dieses Jahres an, dass es 90 Milliarden neue Taiwan -Dollar (ca. 2,9 Milliarden US -Dollar) in den Bau eines fortschrittlichen Verpackungswerks investieren werde.Intel hat die neue Generation von 3D -Chipverpackungstechnologie, Fooveros, mit der Herstellung fortschrittlicher Chips begonnen.
UMC, die weltweit drittgrößte Wafer-Foundry, hat das 3D-IC-Projekt Wafer to Wafer (W2W) gestartet, wobei die Siliziumstapeltechnologie verwendet wird, um hochmoderne Lösungen für die effiziente Integration von Speicher und Prozessoren bereitzustellen.
UMC erklärte, dass das W2W 3D IC -Projekt ehrgeizig ist und mit fortschrittlichen Verpackungsfabriken und Serviceunternehmen wie ASE, Winbond, Faraday und Cadence -Design -Systemen zusammenarbeitet, um die 3D -Chip -Integrationstechnologie vollständig zu nutzen, um die spezifischen Anforderungen von Edge AI -Anwendungen zu erfüllen.